教學優勢
曙海教育的課程培養了大批受企業歡迎的工程師。大批企業和曙海
建立了良好的合作關系。曙海教育的課程在業內有著響亮的知名度。
本課程,秉承18年積累的教學品質,以項目實現為導向,老師將會與您分享設計的全流程以及工具的綜合使用經驗、技巧。
課程簡介:
一、課程體系
1) 理論與方法學授課:
老師將系統講授封裝基板材料、制造工藝、設計規則以及業界主流的封裝類型的設計方法與流程,Cadence封裝設計工具 APD/SiP Layout的應用,低成本與高性能封裝設計案例與項目經驗分享。
2) 項目案例實訓:
學員根據項目實訓要求實戰演練,EDA軟件(Cadence APD/SiP Layout ,Autodesk Autocad軟件)及封裝項目數據database,完成實訓項目案例從項目-Die Coordinate 文件、BGA與Die互連網表、疊層結構Stackup到走線線寬與間距規則設計、Ball Map、Die PAD、Bump Cell PAD/UBM、RDL、ETS、THR、HDI、BOL等,設計規則檢查DRC/ERC等,老師提供技術支持與答疑, 涉及的EDA工具(Cadence APD/SiP/Autodesk AutoCad)與實訓項目如下:
a)Wire Bond Package(CSP/BGA/SiP):
1. FBGA/CSP
2. PBGA
3. SiP (Passives+ Dies)
4. MCM (Stackup Dies)
b) WLP/eWLB (Wafer Level Package):
1. Fan-in WLP (wi/wo RDL)
2. Fan-out WLP (wi RDL)
c) fcCSP/fcBGA/PoP:
1. fcCSP (ETS/Coreless)
2. fcBGA (THR/HDI 1-2-1/2-2-2/3-2-3/4-2-4)
3. PoP (dual-channel /Single –channel LPDDR3/LPDDR4)
二、課程介紹
所謂“封裝技術”是一種將集成電路用絕緣的塑料或陶瓷材料打包的技術。封裝也是半導體集成電路芯片的外殼,它不僅起著安放、固定、密封、保護芯片和增強導熱性能的作用,而且還是溝通芯片內部世界與外部電路的橋梁-芯片上的接點/IO PAD用鍵合線(Bonding Wire)連接到封裝外殼的引腳或通過凸塊(Bump)直接將芯片與封裝基板連接,再扇出走線Fan-out到焊球,這些芯片引腳或封裝焊球Solder Ball又通過印刷電路板上的導線與其他器件建立連接。因此,對于集成電路產品而言,封裝技術都是非常關鍵的一環,封裝決定了芯片與系統互連的電性能以及芯片散熱性能。封裝的選型,封裝結構設計與基板設計決定了封裝的成本與封裝的電性能。基于此,本課程旨在為芯片設計公司或封裝廠的培養芯片封裝設計類專業技術人才。
倒裝芯片(Flip-chip IC)封裝技術,不但能夠滿足芯片大量(High Pin-Count)與高密度(High-Density) I/O Pad的扇出(Fanout)要求,而且凸塊(Bump)由于其優越的導電性能與熱傳導性能,為芯片-封裝-系統的互連提供了低電感、低電阻的信號與電源地回流路徑、供電網絡以及優良的散熱性能等它可以提供更好的供電性能,目前已經在手機基帶、應用處理器、網絡處理器、數字機頂盒等芯片中得到了大量的應用,該封裝工藝在國內與國際的封裝廠都已經成熟與主流的芯片封裝技術,也是芯片設計公司在規劃先進節點工藝(90nm、65nm、40nm、28nm、16nm、14nm、10nm、7nm等)的芯片設計時考慮的首選封裝技術。
本課程將介紹常見封裝的種類、封裝選型的策略、封裝制造工藝、封裝基板的設計工藝與各種低成本高性能封裝(FO-WLP/PoP/SiP/ETS等)的設計規則、指南與案例分析;
本課程不僅能讓初學者有一個對芯片封裝從基礎理論到實踐操作全面的理解與掌握,同時也為現有從事芯片封裝設計的工程師,提供一個學習新設計方法與技能的機會。
三、課程大綱
1、封裝選型,基板設計,封裝設計
2、Major Package types and Assembly Process Introduction(主流封裝類型以及制造工藝的介紹 )
導線架封裝結構與工藝(Leadframe/QFP/MIS/QFN/FC-QFN/SOIC/DIP);
Wire bond 封裝結構與工藝(CSP/FBGA/PBGA/EDHS-PBGA);
Flip-chip倒封裝結構與工藝(FCCSP/FCBGA/FCBGA-OPL);
系統級封裝與混合封裝(SiP/Hybrid BGA);
晶圓級封裝(Fan-in WLP/Fan-out WLP/eWLB);
高級封裝與立體三維封裝(PoP/PiP/2.5D interposer)
導線架封裝結構與工藝(Leadframe/QFP/MIS/QFN/FC-QFN/SOIC/DIP);
Wire bond 封裝結構與工藝(CSP/FBGA/PBGA/EDHS-PBGA);
Flip-chip倒封裝結構與工藝(FCCSP/FCBGA/FCBGA-OPL);
系統級封裝與混合封裝(SiP/Hybrid BGA);
晶圓級封裝(Fan-in WLP/Fan-out WLP/eWLB);
高級封裝與立體三維封裝(PoP/PiP/2.5D interposer)
3、Introduction to Substrate(封裝基板的簡介)
什么是封裝基板 (What is Substrate );
常見的封裝基板制造工藝 (Substrate MFG Process-Tenting/SAP/mSAP);
封裝基板的結構(Substrate Structure);
封裝基板的表面處理(Substrate Surface Finish);
封裝基板的原材料(Substrate Raw Material)
什么是封裝基板 (What is Substrate );
常見的封裝基板制造工藝 (Substrate MFG Process-Tenting/SAP/mSAP);
封裝基板的結構(Substrate Structure);
封裝基板的表面處理(Substrate Surface Finish);
封裝基板的原材料(Substrate Raw Material)
4、Bonding Wire Types、Performance and Selection(鍵合線的種類、性能與選擇)
鍵合銅線 Copper Wire;
鍵合金絲/金線 Gold Wire;
鍵合銀線 Silver Wire;
合金絲/銀合金線 (Alloy Wire);
鍍金銀絲;
鍍鈀銅絲;
鍍金鈀銅絲;
金合金絲
鍵合銅線 Copper Wire;
鍵合金絲/金線 Gold Wire;
鍵合銀線 Silver Wire;
合金絲/銀合金線 (Alloy Wire);
鍍金銀絲;
鍍鈀銅絲;
鍍金鈀銅絲;
金合金絲
5、Bumping Technology and Process Introduction(凸塊技術與工藝介紹)
Printed/Plated Bump;
銅柱凸塊 (Copper Pillar Bump);
錫鉛凸塊(Solder Bump /Eutectic Bump/HL);
環保型凸塊(SnCu/SnAgCu-SAC/SnAg/HF);
凸塊底部金屬化(Under Bump Metallurgy-UBM);
重新分布層(Redistribution Layer-RDL: Al/NiV/Cu Au Al);
PI/RePSV/BCB/PBO/FOC
Printed/Plated Bump;
銅柱凸塊 (Copper Pillar Bump);
錫鉛凸塊(Solder Bump /Eutectic Bump/HL);
環保型凸塊(SnCu/SnAgCu-SAC/SnAg/HF);
凸塊底部金屬化(Under Bump Metallurgy-UBM);
重新分布層(Redistribution Layer-RDL: Al/NiV/Cu Au Al);
PI/RePSV/BCB/PBO/FOC
6.SiP Design Rule, Guideline and Case Study(系統級封裝的設計規則/指南與案例分析)
基板疊層結構/PP/Core材料的選擇;
系統級封裝的原理圖設計(Die /Passives符號建庫與原理圖設計);
網表輸出與Die/IPD/Passives等器件擺放與布局;
系統級封裝的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性/電源完整性/散熱與機械應力的考慮;
數字/模擬/射頻的隔離Isolation/Shielding;
Wire bond Profile模型設置;
布線與DRC/SRC規則檢查;
基帶與射頻模塊SiP設計案例講解與演示
基板疊層結構/PP/Core材料的選擇;
系統級封裝的原理圖設計(Die /Passives符號建庫與原理圖設計);
網表輸出與Die/IPD/Passives等器件擺放與布局;
系統級封裝的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性/電源完整性/散熱與機械應力的考慮;
數字/模擬/射頻的隔離Isolation/Shielding;
Wire bond Profile模型設置;
布線與DRC/SRC規則檢查;
基帶與射頻模塊SiP設計案例講解與演示
7. PoP Design Rule, Guideline and Case Study(PoP封裝的設計規則/指南與案例分析)
基板疊層結構/PP/Core材料的選擇;
Top Package/Bottom Package Ball Map的設計;
PoP封裝的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性(eMMC/LPDDR3/LPDDR4/MIPI);
電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
高性能應用處理器PoP設計案例講解與演示
基板疊層結構/PP/Core材料的選擇;
Top Package/Bottom Package Ball Map的設計;
PoP封裝的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性(eMMC/LPDDR3/LPDDR4/MIPI);
電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
高性能應用處理器PoP設計案例講解與演示
8. Fan-out WLP Design Rule, Guideline and Case Study(Fan-out WLP封裝的設計規則/指南與案例分析)
RDL 的走線規則 (in-chip /off-chip);
Fan-out WLP封裝的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性;
電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
電源管理芯片PMIC Fan-out WLP設計案例講解與演示
RDL 的走線規則 (in-chip /off-chip);
Fan-out WLP封裝的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性;
電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
電源管理芯片PMIC Fan-out WLP設計案例講解與演示
9、FCCSP Design Rule, Guideline and Case Study(FCCSP封裝的設計規則/指南與案例分析)
基板疊層結構/PP/Core材料的選擇;
低成本ETS/Coreless基板的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性/電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
消費類應用處理器 FCCSP設計案例講解與演示
基板疊層結構/PP/Core材料的選擇;
低成本ETS/Coreless基板的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性/電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
消費類應用處理器 FCCSP設計案例講解與演示
10、FBGA Design Rule, Guideline and Case Study(FBGA封裝的設計規則/指南與案例分析)
基板疊層結構/材料;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
Bond wire Profile 模型設置;
布線與DRC/SRC規則檢查;
FBGA設計案例講解與演示;
基板疊層結構/材料;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
Bond wire Profile 模型設置;
布線與DRC/SRC規則檢查;
FBGA設計案例講解與演示;
11、PBGA Design Rule, Guideline and Case Study(PBGA封裝的設計規則/指南與案例分析)
基板疊層結構/材料;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
Bond wire Profile 模型設置;
布線與DRC/SRC規則檢查;
PBGA設計案例講解與演示(Pin-gate/Mold-gate)
基板疊層結構/材料;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
Bond wire Profile 模型設置;
布線與DRC/SRC規則檢查;
PBGA設計案例講解與演示(Pin-gate/Mold-gate)
12、CPU Processor FCBGA Design Rule, Guideline and Case Study(FCBGA封裝的設計規則/指南與案例分析)
基板疊層結構/PP/Core材料的選擇;
FCBGA基板的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性(HyperTransport/DDR2/PCI/LPC/UART/SPI);
電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
嵌入式CPU處理器 FCBGA設計案例講解與演示
基板疊層結構/PP/Core材料的選擇;
FCBGA基板的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性(HyperTransport/DDR2/PCI/LPC/UART/SPI);
電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
嵌入式CPU處理器 FCBGA設計案例講解與演示
13.High-Speed/High Power FCBGA Design Rule, Guideline and Case Study(高速網絡處理器FCBGA 封裝的設計規則/指南與案例分析)
基板疊層結構/PP/Core材料的選擇;
高速與高功耗基板的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性(10Gbps /28Gbps SerDes /Multi-channel DDR3/DDR4);
電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
高速網絡處理器Networking Processor FCBGA設計案例講解與演示
基板疊層結構/PP/Core材料的選擇;
高速與高功耗基板的設計規則;
物理規則設置(線寬/間距/過孔);
電氣規則設置(阻抗/差分對/長度/Skew);
信號完整性(10Gbps /28Gbps SerDes /Multi-channel DDR3/DDR4);
電源完整性/散熱與機械應力的考慮;
Bump Pad/Bump Pitch/BOL走線;
布線與DRC/SRC規則檢查;
高速網絡處理器Networking Processor FCBGA設計案例講解與演示
14. Multi-Stackup MCM Package Design Rule, Guideline and Case Study
(多層堆疊的多芯片模塊封裝的設計規則/指南與案例分析)
多層堆疊封裝的設計規則;
Die 厚度與DA Film的材料與厚度選擇;
多顆Die堆疊SiP的布局Placement/DFA;
多層堆疊的多芯片模塊封裝的設計案例講解與演示
多層堆疊封裝的設計規則;
Die 厚度與DA Film的材料與厚度選擇;
多顆Die堆疊SiP的布局Placement/DFA;
多層堆疊的多芯片模塊封裝的設計案例講解與演示
15、力熱電信號等仿真
16、Ball map bump map制定
17、長期困擾大多數同行的常見技術難題及其對應的策略與建議:包括如何進行封裝選型、如何進行封裝的Cost Down、如何設計低成本高速、高性能的封裝、如何有效地進行封裝設計的電性能SI/PI評估與仿真分析、如何進行封裝系統的熱分析與熱管理、量產封裝的可靠性設計與實效分析、芯片-封裝-系統的協同設計等。
18、封裝制造先進的封裝和集成技術解決方案,包括FOWLP、PoP、FCCSP、ETS、EPS、EDS、FC-QFN、InFO、Coreless、Silicon Interposer、TSV、SiP、IPD、RDL、Fine pitch Copper Pillar等;
19、集成電路多芯片組件(MCM)封裝技術
討論和答疑